The fabrication process and experimental characterization techniques relevant to single-electron pumps based on silicon metal-oxide-semiconductor quantum dots are discussed.
As mass-produced silicon transistors have reached the nano-scale, their behavior and performances are increasingly affected, and often deteriorated, by quantum mechanical effects such as tunneling through single dopants, scattering via interface defects, and discrete trap charge states. However, progress in silicon technology has shown that these phenomena can be harnessed and exploited for a new class of quantum-based electronics. Among others, multi-layer-gated silicon metal-oxide-semiconductor (MOS) technology can be used to control single charge or spin confined in electrostatically-defined quantum dots (QD). These QD-based devices are an excellent platform for quantum computing applications and, recently, it has been demonstrated that they can also be used as single-electron pumps, which are accurate sources of quantized current for metrological purposes. Here, we discuss in detail the fabrication protocol for silicon MOS QDs which is relevant to both quantum computing and quantum metrology applications. Moreover, we describe characterization methods to test the integrity of the devices after fabrication. Finally, we give a brief description of the measurement set-up used for charge pumping experiments and show representative results of electric current quantization.
Silicon is the material of choice for most of the modern microelectronics. Its properties, combined with advanced lithographic techniques, have allowed the semiconductor industry to achieve very large-scale integration and deliver billions of transistors per chip. The metal-oxide-semiconductor (MOS) technology1 has been the key of this relentless technological progress2. In brief, it is based on a selectively doped Si substrate which is thermally oxidized to grow a high quality SiO2 gate oxide on which a metal gate electrode is deposited. Recently, it has been shown that the use of a stack of gate oxides could be beneficial3 . While present industry standards have reached minimum feature sizes for gate lengths below 20 nm, it is becoming increasingly evident that, at this level of miniaturization, detrimental quantum mechanical phenomena come into play that may complicate further downscaling4.
Remarkably, silicon is also an excellent host material to exploit the quantum properties of the electron charge and spin5. This has broadened its range of applicability to entirely new fields such as quantum computing6 and quantum electrical metrology7. Among other approaches5, the use of a multi-gate MOS technology8,9 has led to electrostatically-defined quantum dots (QD) whose occupancy can be controlled down to single-electron level10. Unlike the conventional MOS process where just one gate per transistor is needed1, these QDs are defined via a three-layer stack of Al/AlyOx gates which are used to selectively accumulate electrons at the Si/SiO2 interface, as well as provide lateral and vertical confinement11.
Although these devices had been originally developed for quantum computing applications, they have also recently shown promising performances as metrological tools12,13. In the field of quantum electrical metrology, a long-standing goal is the redefinition of the unit ampere in terms of the elementary charge (e) 14. In particular, the emphasis is on the realization of nano-scale charge pumps to clock the transfer of individual electrons timely and accurately. These devices generate macroscopic quantized electric currents, I=nef, where f is the frequency of an external driving oscillator and n is an integer. To date, the best performance has been achieved with a GaAs-based pump by yielding a current in excess of 150 pA with a relative uncertainty of 1.2 parts per million15. Recently, silicon MOS QDs have also stood out for the implementation of highly accurate single-electron pumps thanks to the capability of finely tuning the charge confinement13.
Here, we discuss the protocol used for the fabrication of silicon MOS QDs. Furthermore, the cryogenic set-up used to test the integrity of the devices after fabrication and the one to perform charge pumping experiments are described. Finally, representative measurements of quantized electric current are reported.
Protokollet redovisas i detta dokument beskriver tekniker för att tillverka kisel MOS QDs, liksom de experimentella förfaranden för att testa deras funktionella integritet och driva dem som en enda elektronpumpar. Anmärkningsvärt, genom att skräddarsy grinden konstruktion, samma tillverkningsprocess kan användas för att framställa anordningar som är lämpliga för kvantbitarsvärde och styrning 17, samt laddning pumpa 12,13. Vi noterar att många av de processparametrar som anges i den här artikeln kan variera beroende på tillverkningsverktyg som används (kalibrering, märke eller modell), samt på vilken typ av kiselsubstratet (tjocklek och bakgrundsdopningsdensitet). Mängder såsom litografi exponering dos eller utvecklingstiden, etsning eller oxidation varaktighet, måste noggrant kalibrerade och testas för att säkerställa en tillförlitlig avkastning. Vidare är det viktigt att undvika korskontaminering i samband med användning av samma tillverknings verktyg för olika processer. För detta ändamål har ett antal spitical steg utförs med utrustning enbart för kisel bearbetning såsom metall förångare, syreugnar och HF bad.
Mer allmänt är kisel ritning ett växande intresse som material i valet att realisera laddningspumparna 18-20. Detta beror delvis på den attraktiva perspektiv genomföra en ny kvantbaserad elektrisk ström standard med en bransch som passar kiselprocess. Detta skulle gynnas av väletablerade och pålitliga integrationstekniker för skalbarhet, parallellisering och drivande overhead. Viktigt en fullständig komplementär MOS (CMOS) teknik, fri från traditionell metall som grind material har visat kraftigt reducerad bakgrundsladdnings svängningar i enkelelektronanordningar 21. Sådana variationer kan vara skadligt att uppnå metrologiska noggrannhet.
Protokollet diskuteras här är begränsad till förverkligandet av MOS nanokomponenter med metallgrindar. Därför, för att achieve full industriell kompatibilitet och minska laddningsfluktuationer, skulle det behövas att modifiera gate avsättningstekniker och använda kraftigt dopade polykristallint kisel som det grind material.
Sammanfattningsvis har MOS QD pumparna diskuteras här nyligen kombinerade tekniska fördel av kisel med mycket goda resultat när det gäller exakt nuvarande generationen 13. Detta beror på den höga flexibiliteten i utformningen och tillverkningsprocessen som tillåter en att stapla flera grindskikt som leder till en kompakt och mångsidigt system. Den resulterande fina avstämbarhet av elektro inneslutning av punkten tillsammans med potential att minska bakgrundsladdningsfluktuationer sätter scenen för att övervinna de största utmaningarna som observerats i andra halvledar pumpar 22,23.
The authors have nothing to disclose.
Vi tackar KY Tan, P. Se och GC Tettamanzi för nyttiga diskussioner. Vi erkänner ekonomiskt stöd från svenska Vetenskapsrådet (Grant nr DP120104710), Finlands Akademi (Grant nr 251.748, 135.794, 272.806) och stöd från Australian National Fabrication Facility för enheten tillverkning. AR erkänner ekonomiskt stöd från University of New South Wales tidiga karriär Researcher Grant system. Tillhandahållande av anläggningar och teknisk support av Aalto-universitetet på Micronanoteknik Centre också erkänt.
Silicon wafers | TOPSIL | 4 inch | |
Electron-beam lithography machine | Raith gmbh | Raith 150two | |
E-beam resist | MicroChem gmbh | PMMA | |
Photoresist | MicroChem gmbh | nLOF2020 | |
Mask aligner | Quintel | Q6000 | |
Photoresist developer | MicroChem gmbh | AZ826MIF |