Kisel-oxid-halvledare Quantum Dots för enkelelektron Pumping

Summary

The fabrication process and experimental characterization techniques relevant to single-electron pumps based on silicon metal-oxide-semiconductor quantum dots are discussed.

Abstract

As mass-produced silicon transistors have reached the nano-scale, their behavior and performances are increasingly affected, and often deteriorated, by quantum mechanical effects such as tunneling through single dopants, scattering via interface defects, and discrete trap charge states. However, progress in silicon technology has shown that these phenomena can be harnessed and exploited for a new class of quantum-based electronics. Among others, multi-layer-gated silicon metal-oxide-semiconductor (MOS) technology can be used to control single charge or spin confined in electrostatically-defined quantum dots (QD). These QD-based devices are an excellent platform for quantum computing applications and, recently, it has been demonstrated that they can also be used as single-electron pumps, which are accurate sources of quantized current for metrological purposes. Here, we discuss in detail the fabrication protocol for silicon MOS QDs which is relevant to both quantum computing and quantum metrology applications. Moreover, we describe characterization methods to test the integrity of the devices after fabrication. Finally, we give a brief description of the measurement set-up used for charge pumping experiments and show representative results of electric current quantization.

Introduction

Silicon is the material of choice for most of the modern microelectronics. Its properties, combined with advanced lithographic techniques, have allowed the semiconductor industry to achieve very large-scale integration and deliver billions of transistors per chip. The metal-oxide-semiconductor (MOS) technology¹ has been the key of this relentless technological progress². In brief, it is based on a selectively doped Si substrate which is thermally oxidized to grow a high quality SiO₂ gate oxide on which a metal gate electrode is deposited. Recently, it has been shown that the use of a stack of gate oxides could be beneficial³ . While present industry standards have reached minimum feature sizes for gate lengths below 20 nm, it is becoming increasingly evident that, at this level of miniaturization, detrimental quantum mechanical phenomena come into play that may complicate further downscaling⁴.

Remarkably, silicon is also an excellent host material to exploit the quantum properties of the electron charge and spin⁵. This has broadened its range of applicability to entirely new fields such as quantum computing⁶ and quantum electrical metrology⁷. Among other approaches⁵, the use of a multi-gate MOS technology^8,9 has led to electrostatically-defined quantum dots (QD) whose occupancy can be controlled down to single-electron level¹⁰. Unlike the conventional MOS process where just one gate per transistor is needed¹, these QDs are defined via a three-layer stack of Al/Al_yO_x gates which are used to selectively accumulate electrons at the Si/SiO₂ interface, as well as provide lateral and vertical confinement¹¹.

Although these devices had been originally developed for quantum computing applications, they have also recently shown promising performances as metrological tools^12,13. In the field of quantum electrical metrology, a long-standing goal is the redefinition of the unit ampere in terms of the elementary charge (e) ¹⁴. In particular, the emphasis is on the realization of nano-scale charge pumps to clock the transfer of individual electrons timely and accurately. These devices generate macroscopic quantized electric currents, I=nef, where f is the frequency of an external driving oscillator and n is an integer. To date, the best performance has been achieved with a GaAs-based pump by yielding a current in excess of 150 pA with a relative uncertainty of 1.2 parts per million¹⁵. Recently, silicon MOS QDs have also stood out for the implementation of highly accurate single-electron pumps thanks to the capability of finely tuning the charge confinement¹³.

Here, we discuss the protocol used for the fabrication of silicon MOS QDs. Furthermore, the cryogenic set-up used to test the integrity of the devices after fabrication and the one to perform charge pumping experiments are described. Finally, representative measurements of quantized electric current are reported.

Protocol

Obs! Detta protokoll beskriver de metoder som används för att tillverka, förpackning och testa en enda elektronpumpar baserade på kisel MOS QD-teknik. Stegen som diskuteras i moment 1 och 2 genomförs i ett ISO5 renrum, medan de i avsnitt 3 utförs i ISO6 laboratorier. Omgivningsförhållanden kontinuerligt kontrolleras. Nominella värden för temperatur och fuktighet har fastställts till 20 ± 1 ° C och 55% ± 5%, respektive. 1. Mikro Fältoxiden Rengör skivan genom nedsänkning i följande: Piranha etsning (10 min), avjoniserat (DI) vatten (10 min), RCA-2-lösning (Dl-vatten 175 ml, HCl 30 ml, H 2 O 2 30 ml vid 100 ° C under 10 min), avjoniserat vatten (5 min), fluorväte (HF) syra utspädd i vatten 10: 1 (10 sek), Dl-vatten (10 min). Använd skyddskläder vid hantering av HF (dvs, glasögon, PVC förkläde och PVC handskar). Fortsätt i den angivna ordningen. Placera brickani oxidationstillstånd ugn vid 900 ° C och oxidera i steg enligt följande: torr O 2 (10 min), våt O 2 (40 min), torr O 2 (10 min), N-2 (15 min). Ohmska kontakter Utför fotolitografi och etsningsoxid. Deponera ett fåtal nm tjockt skikt av vidhäftningsförbättrande hexametyldisilazan (HMDS) på skivytan enligt följande: för-baka på en värmeplatta vid 110 ° C under 1 minut, häll ~ 50 ml HMDS i en glasbägare, placera bägaren och skivan i vakuumkammaren, evakuera och vänta 2 minuter. Snurra en 2-4-im tjockt skikt av fotoresist på både baksidan och framsidorna av skivan (3000-5000 varv per minut, 25-40 sekunder beroende på önskad tjocklek). Utsättas för ultraviolett ljus i mask Aligner (10 mW / cm2 för 4-10 sek enligt motstå tjocklek). Post-baka på en värmeplatta vid 110 ° C under 1 minut. Utvecklas under 1-2 minuter och skölj sedan i avjoniserat vatten. </li> Utför O2 plasmaetsning under 20 minuter (tryck = 340 mTorr, infallande effekt = 50 W, reflekterad effekt <1 W). Etch oxid i buffrad HF-syralösning (15: 1, 4-5 min, etsningshastigheten ≈ 20 nm / min vid 30 ° C). Skölj i avjoniserat vatten (5 min). Föna med N2. Avlägsna fotoresist genom nedsänkning i aceton. Skölj i isopropanol (IPA), sedan föna med N2. Placera skivan i ugn vid 1000 ° C med fosforkälla (N2-flöde för 30-45 minuter beroende på önskad dopningstäthet). Avlägsna förorenad oxidskikt med HF-syra utspädd i vatten (10: 1, 3-4 min, etsningshastigheten ≈ 40 nm / min vid 30 ° C), skölj i avjoniserat vatten (10 min). Oxiderar som i 1.1.2. Grindoxid Upprepa steg 1.2.1 och 1.2.2. Placera skivan i dedicerad ugn vid 800 ° C och oxidera i steg enligt följande: torr O 2 (10 min), dichloroethylene + O2 (20 min), torr O 2 (10-30 min beroende på önskad oxidtjocklek), N-2 (15 min). Ohmska kontakter Metallise Upprepa steg 1.2.1. Placera skivan i elektronstråle förångare. Indunsta 100 nm av aluminium på 0,2-0,5 nm / sek och 5 x 10 -6 Torr. Blöt skivan i N-metyl-2-pyrrolidon (NMP) på värmeplatta vid 80 ° C under en timme för att lyfta bort metallen. Använd ultraljudsomröring om det behövs. Skölj i IPA under 2 minuter. Föna med N2. Anneal i bilda gas vid 400 ° C under minst 15 minuter. 2. Nanoteknik Wafer tärning Spin någon resist på skivan för att verka som skyddsbeläggning (typ av polymer och spinnparametrarna är irrelevanta i detta skede). Använd diamant spets dicer att skära skivan i individuella chips av ~ 10 x 2 mm 2. Rengöring Blötlägg i NMP under 1 timme på värmeplatta vid 80 ° C, och skölj sedan i IPA under 2 min. Föna med N2. Utför O2 plasmaetsning under 5 minuter (infallande effekt = 50 W, reflekterad effekt <1 W). Spin ren med aceton och IPA (7.500 rpm, 30 sek) Riktmärken mönstring Spin polymetylmetakrylat (PMMA 950K) A4 motstå (5,000-7,500 rpm, 30 sekunder beroende på önskad tjocklek). Typiska arbets tjocklek ≈ 150-200 nm. Baka resisten på en värmeplatta vid 180 ° C under 90 sek. Genomför e-strålelitografi. Använd följande skriv villkor: strålenergi = 30 keV, strålströmmen ≈ 30 Pa, område dos ≈ 500-650 iC / cm2 beroende på markörer storlek och motstå tjocklek. Utveckla resisten i en lösning av metyl-isobutyl-keton och IPA (1: 3) för 40 till 60 sekunder, skölj sedan i IPA under 20 sek. Föna med N2 pistol. Platschipet i elektronstråleindunstare. Indunsta 15 nm Ti och 65 nm Pt på 0,2-0,4 nm / sek och 5 x 10 -6 Torr. Lyft av metallen som i steg 1.4.3. Ren chip som i steg 2.2.2-2.2.3. Gate mönstring Spin motstå enligt 2.3.1. Genomför e-strålelitografi. Använd följande skriv förutsättningarna för en hög upplösning funktioner: strålenergi = 30 keV, strålströmmen ≈ 30 Pa, område dos ≈ 500-700 iC / cm2. Skriv förutsättningar för lågupplösta funktioner: strålenergi = 15 keV, strålströmmen ≈ 10 nA, område dos ≈ 400-600 iC / cm2. Utveckla motstå som i 2.3.3. Placera chippet i termisk indunstare. Indunsta Al på 0,1-0,4 nm / sek och 1-9 x 10 -6 mbar. Mål tjocklek varierar beroende på lagernummer, som visas i figur 2B (25-35 nm för Layer 1, 45-65 nm för Layer 2, 75-90 nm för Layer 3). Lyft av metallen som i steg 1.4.3. Utför Al oxidation på en värmeplatta vid 150 ° C under 5 till 10 minuter. Ren chip som i steg 2.2.3. Upprepa steg 2.4.1-2.4.7 två gånger för att förverkliga 3-lagers gate stack. 3. Enhets Förpackningar Dice chip som i steg 2.1 Skölj de resulterande mindre marker i aceton och IPA under 2 min. Limma en individuell bit till ett tryckt kretskort (PCB) med PMMA A5. Vänta 2 minuter för att torka. Alternativt, för att förbättra term använder silver epoxi. Ladda PCB på en kil Bonder och fortsätt med ledningar. 4. Enhetsintegritetstest Montera PCB innefattande den trådbundna anordningen på en doppsond. Wire de elektriska linjerna i PCB för fack av stig sonden. Sätt sonden i ett kärl som innehåller flytande helium. Fortsätt långsamt för att undvika alltför stora helium bolja-off. För varje enhet gate, ansluter motsvarande rumstemperatur elektrod av sonden till en källa måttenhet, medan de andra grindarna jordade. Ställ efterlevnaden strömmen till några nA. Sopa spänningen från noll till 1,5 V i steg om 0,1 V, mäta och registrera den nuvarande. Anslut varje grind linje till en batteridriven variabel likspänning källa, källraden till den inbyggda växelspänningskällan av en inlåsningsförstärkare, och dräneringsledningen till ingångsporten av låset förstärkaren. Mät källan rinna ledningsförmåga för olika grindspänningskonfigurationer (se Figur 4). Globalt ramp upp spänningarna appliceras på grindar BL, BR, PL, SL och DL, genom att hålla C1 och C2 grindar jordad. Spela in "turn-on" enhetsegenskaper. Individuellt ramp ner varje gate spänning och spela grindarna "nypa-off 'egenskaper. Justera styrspänningar till elektro definiera en quantum punkt genom att spänningarna på BL och BR (PL, SL och DL) mindre (högre) än turn-on spänningar. Anteckna coulombblockering egenskaper.

Representative Results

Komponentframställning Den initiala mikroprocessen (underavsnitt 1 i protokollet) utförs på en kommersiell 4-tums hög renhet kiselskiva (n-typ dopning koncentration ≈ 10 12 cm -3, resistivitet> 10 kΩcm, tjocklek = 310-340 pm ). Syftet är att realisera substratet på vilket grindelektrod kommer att avsättas. Detta substrat är gjort av en inneboende regionen kapslad med fältoxid (steg 1,1), ett n + -området kapslad med fältoxid (steg 1,2), en inneboende regionen utjämnade med högkvalitativ styreoxid (steg 1,3), och ett metalliserat n + region för ohmska kontakter (steg 1,4). Figurerna 1A-D illustrerar de huvudsakliga stegen i mikroprocessen. Figur 1E visar en mikroskopisk bild av ett substrat fältet efter mikrofabrikation. Den minsta karaktäristisk storlek för litografi i detta skede är cirka 4 pm. SiO2 oxidskikt odlas i steg 1,1 har en nominell tjocklek av 100 nm och används som ett passiveringsskikt. De av n-typ regioner som verkar som ohmska ledare erhålls via fosfor diffusion. Målet dopningstätheten är ungefär 19 oktober-20 Oktober cm -3. Den högkvalitativa SiO 2, som selektivt odlas för att användas som styredielektrikat har en nominell tjocklek av 5 nm. Målet gränssnitt defektdensiteten är <10 10 ev -1 cm -2 efter halva gap. en särskild och avsiktligt byggt trippel vägg ugn används för denna process. detta system är utformat att minimera kontaminering från tunga metalljoner mobila alkalijoner, samt förhindra fukt diffundera in oxidationskammaren. bilda de elektriska kontakterna aluminiumdynor avsattes via elektronstråle avdunstning på del av regioner som n-typ. nanoteknik processen (se underavsnitt 2) utförs chip substrates erhållits genom tärning skivan bearbetas i steg 1. målet förverkliga nanoskala styrelektroder elektrostatiskt definiera mos qds. varje nanofabrikation kör producerar normalt 10-15 kompletta enheter prover. svepelektronmikrofotografi (sem) avbildning 1-2 per parti vanligtvis bekräfta ebl litografistegen har varit framgångsrika. eftersom sem kan injicera avgifter underlaget eller metallgrindar orsaka läckage, endast ett litet antal kontrolleras sätt, medan resten elektriskt testas. minsta dimensionen litografi skede cirka 35 nm. uppnå god likformighet hos avsatta al filmerna, metallen förångas med hastigheter långsamma så få ångström > Experimenten utförs i en self-made plast utspädning kylskåp med en bas temperatur på ca 100 mK. Kryostaten är i en vakuumkammare nedsänkt i en 4,2 K heliumbadet. De elektriska ledningarna är term på 1 K potten som också används för att kondensera den inkommande 3He ånga. I blandningskammaren, den endoterma överföring av 3He-atomer från 3He-rika fasen i 3He-utspädd fas tillåter systemet att nå en bas temperatur av ca 100 mK. Som visas i figur 5, är kylskåpet utrustat med 20 DC-linjer och 3 rf linjer som används för att ansluta rum temperatur elektronik till enheten vid låg temperatur. Fem av DC-linjer är Thermocoax kablar och 15 är tvinnade par vävstol ledningar. Dessa linjer ansluter styrelektroderna hos provet till batteridrivna likströmsspänningskällor. Spänningsdelare vid RT används för att minska elektriskt brus på individuella grindar. RF linjer är halvstyva koaxialkablar som är dämpas med 10 dB vid 4 K för att minska termiskt brus och dc blockerad vid RT. Dessa ledningar är anslutna till de koplanara vågledarna av bias tees på kretskortet. En lågbrusig transimpedansförstärkare och en digital multimeter används för att mäta strömmen som genereras av pumpen. Elektroniken är ansluten till enheten via batteridrivna optoisolatorer för att förhindra bildningen av jordslingor. De RF-drivsignalerna alstras av en godtycklig vågformsgenerator vars jord är isolerad från en av kryostaten via en likströmsblocket komponenten (se figur 5). Kretskortet innehåller 16 rena DC-linjer och fyra sned tee linjer som används för att kombinera lik- och växelspänning vid låg temperatur. Såsom visas i figur 3B, är RC diskreta komponenter som används för att realisera tee anslutning (R = 100 kQ, C = 10 nF), och 50 Ω-matchade integrerade koplanara vågledare används för förökning av högfrekventa signaler. e_content "> När enheten är mK temperatur, är styrspänningar justeras så att en enda elektron beläggning i QD uppnås. I synnerhet tunnel hinder bildas under grindar BL och BR, och en elektron ackumuleringsskikt induceras enligt grindar PL, SL och DL. För detta ändamål, barriärstyrspänningar har satts under sin omsättning på värden, medan ackumulering grindar polariserad vid en större-än-turn-on spänning. På detta sätt en QD bildas under grinden PL och dess plana förlängning styrs via grindarna C1 och C2, vars spänningar hålls under sin omsättning på värden för att inducera elektro förlossningen. Därefter RF-signalerna slås på med jämna mellanrum modulera insynen i tunnelbarriären (s), och elektrokemiska potential prick. Single-elektronpumpning uppnås med antingen en eller två sinusformiga drivspänningar. I fallet med en signalenhet, är drivsignalen till grinden BL att modulera potentialen av tunneln barriären vid den vänstra -sida avQD. I fallet med två-signalenhet, är växelströmsexciteringarna appliceras på grindar, BL och PL att modulera potentialer både den vänstra barriären och QD vid samma frekvens men med olika faser och amplituder. Dessa ytterligare frihetsgrader tillåter en att styra riktningen på den elektronöverföring 13. En iterativ process typiskt krävs för att ställa de viktigaste experimentella parametrar (dvs rf enhet signalamplituder / faser och dc styrspänningar) och uppnå optimal ström kvantisering. Observera att ingen av de två pump protokoll behöver en drain-source-förspänning för att utföra laddningsöverföringar. Därför är emitter- och kollektorelektroder jordade under pumpdrift. Figur 6 visar den karaktäristiska strömplatå vid heltalsmultipler av ef erhållits genom applicering av en två-signal sinusformiga driv till ingångsbarriären (BL) och kolven (PL) grind. Dessa data är tagna vid en relativt låg drivfrekvens (10 MHz) för vilka t uning av parametrarna kan genomföras snabbt. I praktiken är det önskvärt att driva pumpen vid flera hundra MHz, typiskt kräver en mycket finare parameteroptimering 13. Figur 1. Mikro. (A) Schematisk illustration av huvudsteg i mikro. Tecknat är inte ritade i skala. (B) Realisering av ett dopat område för ohmska kontakter. (C) Realisering av styreoxiden. (D) Metallisering av ohmska kontakter. (E) Mikroskopisk bild av ett enskilt fält på ett chip efter mikroprocessen är klar. Fält storlek är 1,2 x 1,2 mm 2. Klicka här för att se en större version av denna siffra. tält "fo: keep-together.within-page =" always "> Figur 2. Nanoteknik. (A) tillverkningsprocessen för individuella grindskikt. Tecknat är inte ritade i skala. (B) 3-lagers gate nanostruktur som används för laddningspump experiment. Vänster: SEM-bild av en anordning liknande den som används för mätningarna. Till höger:. Schematiska tvärsnittsvyer av anordningen över X-cut och Y-cut Klicka här för att se en större version av denna siffra. Figur 3. Elanslutningar till provet. (A) Layout av kretskortet. (B) Förstoring av en region av kretskortet med en bias-tee (vänster) end motsvarande krets (höger). (C) Ett chip med sex enskilda fält limmade på chipshållaren och bondtrådar för elektrisk anslutning till kretskortet. (D) Mikroskopisk bild av ett enskilt fält efter nanofabrikation. (E) SEM-bild av grinden layouten i mitten av styroxiden regionen. Klicka här för att se en större version av denna siffra. Figur 4. Preliminära tester. (A) Källa-dränerings växelström (effektivvärdet) som en funktion av olika styrspänningar. Spår mäts med en lock-in-förstärkare med 50 μV RMS excitation vid 113,17 Hz. För individuell gate spänning spårar återstående styrspänningar har fastställts till 2,0 V, med undantag för V C1 = <em> V C2 = 0,0 V. (B) Färg karta över source-drain aktuell som en funktion av kolvstyrspänning och source-drain förspänning. V SL = 1,5 V, V DL = 1,15 V, V BL = 0,78 V, V BR = 0,85 V, V C1 = V C2 = 0.0 V. Klicka här för att se en större version av denna siffra. Figur 5. Schematisk av mätningen set-up. Tjugo dc linjer (gröna) och tre koaxial rf linjer (svart) ansluter RT elektronik PCB. Kollektorn hos pumpen (lila) är ansluten till en transimpedansförstärkare och till en digital multimeter via en optoisolator, medan källkontakt (röd) är jordad. Separata jordanslutningar (indicated med olika symboler) används för elektroniska instrument och kryostatens elledningar. Klicka här för att se en större version av denna siffra. Figur 6. Aktuell kvantisering. Pumped strömmen som en funktion av V PL för två-signalen sinusformiga driv vid f = 10 MHz matas till grindar BL och PL. Fas skillnad = 49 grader, V RF PL = V RF BL = 0,31 V pp. Den idealiska positionen för pumpplatåer vid heltalsmultipler av ef visas som röda horisontella linjer. Klicka här för att se en större version av denna siffra.

Discussion

Protokollet redovisas i detta dokument beskriver tekniker för att tillverka kisel MOS QDs, liksom de experimentella förfaranden för att testa deras funktionella integritet och driva dem som en enda elektronpumpar. Anmärkningsvärt, genom att skräddarsy grinden konstruktion, samma tillverkningsprocess kan användas för att framställa anordningar som är lämpliga för kvantbitarsvärde och styrning ^17, samt laddning pumpa ^12,13. Vi noterar att många av de processparametrar som anges i den här artikeln kan variera beroende på tillverkningsverktyg som används (kalibrering, märke eller modell), samt på vilken typ av kiselsubstratet (tjocklek och bakgrundsdopningsdensitet). Mängder såsom litografi exponering dos eller utvecklingstiden, etsning eller oxidation varaktighet, måste noggrant kalibrerade och testas för att säkerställa en tillförlitlig avkastning. Vidare är det viktigt att undvika korskontaminering i samband med användning av samma tillverknings verktyg för olika processer. För detta ändamål har ett antal spitical steg utförs med utrustning enbart för kisel bearbetning såsom metall förångare, syreugnar och HF bad.

Mer allmänt är kisel ritning ett växande intresse som material i valet att realisera laddningspumparna ^18-20. Detta beror delvis på den attraktiva perspektiv genomföra en ny kvantbaserad elektrisk ström standard med en bransch som passar kiselprocess. Detta skulle gynnas av väletablerade och pålitliga integrationstekniker för skalbarhet, parallellisering och drivande overhead. Viktigt en fullständig komplementär MOS (CMOS) teknik, fri från traditionell metall som grind material har visat kraftigt reducerad bakgrundsladdnings svängningar i enkelelektronanordningar ^21. Sådana variationer kan vara skadligt att uppnå metrologiska noggrannhet.

Protokollet diskuteras här är begränsad till förverkligandet av MOS nanokomponenter med metallgrindar. Därför, för att achieve full industriell kompatibilitet och minska laddningsfluktuationer, skulle det behövas att modifiera gate avsättningstekniker och använda kraftigt dopade polykristallint kisel som det grind material.

Sammanfattningsvis har MOS QD pumparna diskuteras här nyligen kombinerade tekniska fördel av kisel med mycket goda resultat när det gäller exakt nuvarande generationen ^13. Detta beror på den höga flexibiliteten i utformningen och tillverkningsprocessen som tillåter en att stapla flera grindskikt som leder till en kompakt och mångsidigt system. Den resulterande fina avstämbarhet av elektro inneslutning av punkten tillsammans med potential att minska bakgrundsladdningsfluktuationer sätter scenen för att övervinna de största utmaningarna som observerats i andra halvledar pumpar ^22,23.

Materials

Silicon wafers	TOPSIL		4 inch
Electron-beam lithography machine	Raith gmbh		Raith 150two
E-beam resist	MicroChem gmbh		PMMA
Photoresist	MicroChem gmbh		nLOF2020
Mask aligner	Quintel		Q6000
Photoresist developer	MicroChem gmbh		AZ826MIF