Tek elektron pompalayabilme için Silikon Metal-oksit-yarıiletken Kuantum Noktaları

Summary

The fabrication process and experimental characterization techniques relevant to single-electron pumps based on silicon metal-oxide-semiconductor quantum dots are discussed.

Abstract

As mass-produced silicon transistors have reached the nano-scale, their behavior and performances are increasingly affected, and often deteriorated, by quantum mechanical effects such as tunneling through single dopants, scattering via interface defects, and discrete trap charge states. However, progress in silicon technology has shown that these phenomena can be harnessed and exploited for a new class of quantum-based electronics. Among others, multi-layer-gated silicon metal-oxide-semiconductor (MOS) technology can be used to control single charge or spin confined in electrostatically-defined quantum dots (QD). These QD-based devices are an excellent platform for quantum computing applications and, recently, it has been demonstrated that they can also be used as single-electron pumps, which are accurate sources of quantized current for metrological purposes. Here, we discuss in detail the fabrication protocol for silicon MOS QDs which is relevant to both quantum computing and quantum metrology applications. Moreover, we describe characterization methods to test the integrity of the devices after fabrication. Finally, we give a brief description of the measurement set-up used for charge pumping experiments and show representative results of electric current quantization.

Introduction

Silicon is the material of choice for most of the modern microelectronics. Its properties, combined with advanced lithographic techniques, have allowed the semiconductor industry to achieve very large-scale integration and deliver billions of transistors per chip. The metal-oxide-semiconductor (MOS) technology¹ has been the key of this relentless technological progress². In brief, it is based on a selectively doped Si substrate which is thermally oxidized to grow a high quality SiO₂ gate oxide on which a metal gate electrode is deposited. Recently, it has been shown that the use of a stack of gate oxides could be beneficial³ . While present industry standards have reached minimum feature sizes for gate lengths below 20 nm, it is becoming increasingly evident that, at this level of miniaturization, detrimental quantum mechanical phenomena come into play that may complicate further downscaling⁴.

Remarkably, silicon is also an excellent host material to exploit the quantum properties of the electron charge and spin⁵. This has broadened its range of applicability to entirely new fields such as quantum computing⁶ and quantum electrical metrology⁷. Among other approaches⁵, the use of a multi-gate MOS technology^8,9 has led to electrostatically-defined quantum dots (QD) whose occupancy can be controlled down to single-electron level¹⁰. Unlike the conventional MOS process where just one gate per transistor is needed¹, these QDs are defined via a three-layer stack of Al/Al_yO_x gates which are used to selectively accumulate electrons at the Si/SiO₂ interface, as well as provide lateral and vertical confinement¹¹.

Although these devices had been originally developed for quantum computing applications, they have also recently shown promising performances as metrological tools^12,13. In the field of quantum electrical metrology, a long-standing goal is the redefinition of the unit ampere in terms of the elementary charge (e) ¹⁴. In particular, the emphasis is on the realization of nano-scale charge pumps to clock the transfer of individual electrons timely and accurately. These devices generate macroscopic quantized electric currents, I=nef, where f is the frequency of an external driving oscillator and n is an integer. To date, the best performance has been achieved with a GaAs-based pump by yielding a current in excess of 150 pA with a relative uncertainty of 1.2 parts per million¹⁵. Recently, silicon MOS QDs have also stood out for the implementation of highly accurate single-electron pumps thanks to the capability of finely tuning the charge confinement¹³.

Here, we discuss the protocol used for the fabrication of silicon MOS QDs. Furthermore, the cryogenic set-up used to test the integrity of the devices after fabrication and the one to perform charge pumping experiments are described. Finally, representative measurements of quantized electric current are reported.

Protocol

Not: Bu protokol, imal paket ve silikon MOS QD teknolojisine dayalı tek elektron pompaları test etmek için kullanılan prosedürleri açıklamaktadır. Bölüm 3 kişilerce ISO6 laboratuarlarda yapılan ise alt bölümler 1 ve 2'de açıklanan adımlar, ISO5 temiz oda içinde gerçekleştirilir. Ortam koşulları sürekli olarak kontrol edilmektedir. Sıcaklık ve nem için nominal değerleri sırasıyla, 20 ± 1 ° C ve% 55 ±% 5 olarak belirlenmiştir. 1. Mikro ve Saha Oksit 100 ° C 'de, H, RCA-2 çözeltisi (DI suyun 175 mi, HCI 30 mi, pirana etch (10 dakika), deiyonize (Dİ) su (10 dakika) 2 O 2 30 ml: Aşağıdaki batırılarak gofret temizleme 1 (10 sn), DI su (10 dakika): 10 dakika), iyonu giderilmiş su (5 dakika), su içinde 10 inceltilmiş (HF) asit. HF (yani, gözlük, PVC önlük ve PVC eldiven) kullanırken koruyucu giysiler kullanın. Belirtilen sırayla devam edin. Gofret yerleştirinaşağıdaki gibi, 900 ° C de fırın içinde oksidasyon adımda okside: Kuru O 2 (10 dakika), ıslak O 2 (40 dakika) ve kuru bir O 2 (10 dakika), N2 (15 dakika). Ohmic İletişim Fotolitografi ve aşındırma oksit yürütmek. Aşağıdaki gibi gofret yüzeyine yapışma promoteri heksametildisilazan (HMDS) içindeki bir kaç-nm-kalınlıkta bir tabaka yatırın: Önceden fırında bir sıcak plaka üzerinde 110 ° C'de 1 dakika süre ile, bir cam beher içinde HMDS'nin ~ 50 ml dökün, beher yer ve vakum odası gofret, tahliye ve 2 dakika boyunca bekleyin. (25-40 sn istenen kalınlığına bağlı olarak, 3.000-5.000 rpm) ön ve arka tarafı gofret hem Fotorezist 2-4 mikron kalınlığında bir tabaka Spin. (Kalınlığı direnmeye göre 4-10 saniye boyunca 10 mW / cm 2) maske hizalama ultra-viyole ışık Açığa. 1 dakika boyunca 110 ° C'de bir sıcak plaka üzerinde sonrası fırında. Daha sonra iyonu giderilmiş su içinde durulama 1-2 dakika boyunca geliştirilmesi. </li> 20 dakika O 2 plazma etch gerçekleştirin (; olay gücü = 50 W, basınç = 340 mTor yansıyan güç <1 W). Tamponlu HF asit çözeltisi içinde Aşındırma oksit (15: 1, 4-5 dakika, 30 ° C de atışı ≈ 20 nm / dak etch). Iyonu giderilmiş su (5 dakika) ile durulayın. N2 ile kuru üfleyin. Aseton batırılarak ışığa çıkarın. İzopropanol (IPA) 'de, daha sonra N2 ile kurutma yıkayın. (Istenilen katkılama yoğunluğuna bağlı olarak 30-45 dakika boyunca N2 akımı) fosfor kaynağı ile 1000 ° C de fırın içinde gofret yerleştirin. Iyonu giderilmiş su (10 dakika) ile durulayın,: su içinde seyreltildi HF asit (1, 3-4 dakika, 30 ° C 'de aşındırma oranını ≈ 40 nm / dak 10) kontamine oksit tabakası çıkarın. 1.1.2 olarak okside eder. Gate Oksit Tekrarlayın 1.2.1 ve 1.2.2 numaralı adımları. Aşağıdaki gibi, 800 ° C 'de özel bir fırında gofret yerleştirin ve adımda okside: Kuru O 2 (10 dakika), dichloroethylene + O 2 (20 dakika) ve kuru bir O 2 (10-30 dakika, istenen oksit kalınlığına bağlı olarak), N2 (15 dakika). Ohmic İletişim Metalizasyon Adımı yineleyin 1.2.1. Elektron demeti evaporatörde gofret yerleştirin. 0.2-0.5 nm / saniye ve 5 x 10 -6 Torr'da alüminyum, 100 nm buharlaştırın. Metal dışı kaldırmak için 1 saat boyunca 80 ° C'de bir sıcak plaka üzerindeki N-metil-2-pirolidon (NMP) içinde gofret bekletin. Gerekirse ultrasonik ajitasyon kullanın. 2 dakika boyunca IPA içinde durulayın. N2 ile kuru üfleyin. En az 15 dakika boyunca 400 ° C 'de oluşturan gaz içerisinde yeniden. 2. nanofabrikasyon Gofret Küp şeklinde kesme Herhangi bir koruyucu kaplama olarak hareket gofret üzerine karşı (polimer ve eğirme parametre türü bu aşamada alakasız) dönerler. ~ 10 x 2 mm 2 bireysel çipleri içine gofret kesmek için elmas uç dicer kullanın. Temizlik 80 ° C'de bir sıcak plaka üzerindeki 1 saat boyunca NMP içinde emmek, daha sonra 2 dakika süre ile IPA içinde durulayın. N2 ile kuru üfleyin. 5 dakika boyunca O 2 plazma etch gerçekleştirin (= 50 W olay gücü; yansıyan güç <1 W). Aseton ve IPA temiz Spin (7.500 rpm, 30 sn) Hizalama belirteçleri desenlendirme Sıkma polimetil metakrilat (PMMA 950K), A4 (30 sn, istenen kalınlığına bağlı olarak, 5,000-7,500 rpm) karşı dirençlidir. Tipik çalışma kalınlığı ≈ 150-200 nm. Fırında 90 saniye boyunca 180 ° C'de bir sıcak plaka üzerinde karşı dirençlidir. E-ışın litografi yürütmek. Aşağıdaki yazma koşullarını kullanın: = 30 keV enerji ışın, ışın akımı ≈ 30 pA, bölge dozu 500-650 uc / cm 2 belirteçler boyutuna bağlı olarak ≈ ve kalınlığı karşı. (1: 3) 40-60 sn için, daha sonra 20 saniye boyunca IPA içinde durulayın metil izobutil keton ve IPA solüsyonunda karşı geliştirir. N 2 tabanca ile kuru üfleyin. Yerelektron demeti evaporatörde yongası. Ti 15 nm ve 0.2-0.4 nm / sn Pt 65 nm ve 5 x 10 -6 Torr'a buharlaşır. Adım 1.4.3 deki gibi metal kaldırın. Adımlarda 2.2.2-2.2.3 gibi temiz çip. Kapı desenlendirme Spin 2.3.1 gibi karşı. E-ışın litografi yürütmek. = 30 keV enerji ışın, ışın akımı ≈ 30 pA, bölge dozu ≈ 500-700 uc / cm 2: yüksek çözünürlüklü özellikleri için aşağıdaki yazma koşullarını kullanın. Düşük çözünürlüklü özellikleri koşullarını yazın: = 15 keV enerji ışın, ışın akımı ≈ 10 nA, bölge dozu 400-600 uc / cm 2 ≈. 2.3.3 gibi karşı geliştirin. Termal evaporatörde çipi yerleştirin. 0.1-0.4 nm / sn ve 1-9 x 10 -6 mbar'da Al buharlaşır. Şekil 2B'de (Katman 1 25-35 nm, Katı 2 için 45-65 nm, gösterildiği gibi, hedef kalınlık, tabaka sayısına göre değişmektedir 75-90 nKatman 3 m). Adım 1.4.3 deki gibi metal kaldırın. 5-10 dakika boyunca 150 ° C'de bir sıcak plaka üzerinde, Al oksidasyonu gerçekleştirmek. Adım 2.2.3 olarak temizleyin çip. Adımları tekrarlayın kez 3 katmanlı kapı yığını gerçekleştirmek için 2.4.1-2.4.7. 3. Cihaz Paketleme Adım 2.1 olarak Zar çip 2 dakika boyunca aseton ve IPA içinde elde edilen daha küçük çipler durulayın. PMMA A5 ile baskılı devre kartı (PCB) bir bireysel parçası Tutkal. Kurumaya için 2 dakika bekleyin. Seçenek olarak ise, termalizasyon geliştirmek için, gümüş epoksi kullanılır. Bir kama Bonder üzerine PCB yükleyin ve kablolama ile devam edin. 4. Cihaz Bütünlük Testleri Bir dip prob üzerine kablolu cihaz içeren PCB monte edin. Daldırma prob olanlara PCB elektrik hatları tel. Sıvı helyum ihtiva eden bir kap içine sonda yerleştirin. Aşırı helyum b önlemek için yavaş yavaş ilerleyinYağ-off. Topraklı diğer kapıları tutarken her bir cihaz kapısı için, bir kaynak tedbir birimine prob gelen oda sıcaklık elektrodu bağlayın. Birkaç nA uyum akımını ayarlayın. 0,1 V adımlarla 1.5V sıfırdan gerilimi Sweep ölçmek ve akımı kaydedin. Bir pilli değişken DC gerilim kaynağına her kapı hattını, kaynak hattı dahili bir kilit-amplifikatör ac gerilim kaynağı ve kilit-amplifikatör giriş portuna tahliye hattı. Farklı kapı gerilimi konfigürasyonları (bakınız Şekil 4) için iletkenlik boşaltmak için kaynak ölçün. Küresel topraklı C1 ve C2 kapıları tutarak kapıları BL, BR, PL, SL ve DL, uygulanan gerilimleri kadar rampa. 'Turn-on' aygıt özelliklerini kaydedin. Tek tek her kapı gerilimi aşağı rampa ve Kapıları tutam-off 'özelliklerini kaydeder. Elektrostatik qu tanımlamak için kapı gerilimleri ayarlayınturn-on gerilimlerde daha BL ve BR (PL, SL ve DL) küçük (büyük) üzerine gerilimleri ayarlayarak antum nokta. Coulomb abluka özelliklerini kaydedin.

Representative Results

Cihaz İmalatı İlk mikroimalat süreci (Protokol alt bölüm 1) ticari bir 4-inç yüksek saflıkta silikon gofret üzerinde gerçekleştirilir (n-tipi doping yoğunlaşmanın ≈ 10 12 cm -3, direnç> 10 kΩcm; kalınlığı = 310-340 mikron ). Amaç kapı elektrotlar tevdi edileceği alt tabakanın gerçekleştirmektir. Bu alt-tabaka alanı oksit (adım 1.1), alan oksit (aşama 1.2), yüksek kaliteli kapısı oksit (1.3 adım a) ile kapatılmış bir iç bölge ile kapatılmış, bir n + bölge ile kapatılmış bir iç bölge yapılmıştır, ve metalize N + bölgesi için Omik kontaklar (adım 1.4). Şekil 1A-D mikroimalat sürecinin temel adımları göstermektedir. Şekil 1E mikrofabrikasyon sonra alt tabaka alanının mikroskobik görüntü gösterir. Bu aşamada litografi için minimum özellik boyutu yaklaşık 4 mm. SiOAşama 1.1 yetiştirilen 2 oksit katmanı olarak 100 nm arasında nominal bir kalınlığa sahip bir pasifleştirme tabakası olarak kullanılır. ohmik iletkenler olarak hareket n-tipi bölgeler fosfor difüzyon yoluyla elde edilir. 10 20 cm -3 – Hedef doping yoğunluğu yaklaşık 10 19 olduğunu. seçici kapısı dielektrik olarak kullanılmak üzere yetiştirilir, yüksek kaliteli SiO2 5 nm'lik bir nominal bir kalınlığa sahiptir. Hedef arayüzü kusur yoğunluğu <10 10 ev -1 cm -2 orta boşluğu yer almaktadır. bir özel ve bilerek yapılmış üçlü duvar fırın bu işlem için kullanılır. sistem, ağır metal iyonları mobil alkali iyonlarından kirlenmeyi en aza indirmek aynı zamanda oksidasyon odasının içine difüzyon nem girmesini önlemek tasarlanmıştır. elektrik temas oluşturmak üzere, alüminyum yastıkları n-tipi bölümlerinin kısmını elektron ışınlı buharlaştırma yoluyla bırakılır. nanofabrikasyon süreci (alt bölüm 2 bakınız) çip substr gerçekleştirilir1. adımda amaç işlenen gofret dicing elde edilen ates elektrostatik mos qds tanımlamak kullanılan nano-ölçekli kapısı elektrotlar gerçekleştirmektir. her çalıştırmak genellikle 10-15 tam cihaz örnekleri üretir. tarama mikroskobu toplu iş başına 1-2 cihazların (sem) görüntüleme ebl litografi aşamaları başarılı olmuştur teyit etmek yapılır. sem alt tabakada veya metalik kapılarında ücretleri enjekte kaçakların neden olabilir beri kalan elektriksel test edilirken, sadece az sayıda şekilde kontrol edilir. aşamada asgari özellik boyutu yaklaşık 35 nm. alt-tabaka döner sahne üzerine monte edilir ise tevdi al filmlerin muntazamlık edilmesi için, metal, ikinci angstrom > deneyler yaklaşık 100 mK bir taban sıcaklığı ile kendinden yapılmış plastik seyreltme buzdolabında gerçekleştirilir. kriyostat 4.2 K helyum banyosu içine batırılmış bir vakum odasına sahiptir. elektrik hatları da gelen 3He buharını yoğunlaştırmak için kullanılır 1 K pot thermalized edilir. Karıştırma odası içinde, 3 He-inceltilmiş fazına 3 He açısından zengin fazdan 3 He atomlu bir endotermik aktarım sistemi 100 mK bir taban sıcaklığına ulaşmasını sağlar. Şekil 5'te gösterildiği gibi, bir buzdolabı 20 akım hatları ve düşük sıcaklıkta cihaza oda sıcaklığı elektronik bağlamak için kullanılan 3 RF hatları ile donatılmıştır. DC hatlarının Beş Thermocoax kabloları ve 15 çift tezgah telleri bükülür. Bu satırlar pille çalışan DC gerilim kaynaklarına örnek kapısı elektrotlar bağlanır. Oda sıcaklığında Gerilim bölücüler bireysel kapıları elektrik gürültüyü azaltmak için kullanılır. RF hatları semirigid koaksiyel kablolar vardır oda sıcaklığında bloke termal gürültü ve dc azaltmak için 4 K 10 dB zayıflatılmış. Bu satırlar PCB üzerindeki önyargı tee eşdüzlemsel dalga kılavuzları bağlanır. Bir düşük-ses yükselticisi transempedans ve dijital multimetre pompası tarafından üretilen akımı ölçmek için kullanılır. Elektronik toprak döngülerinden oluşumunu önlemek için pilli optoizolatörler üzerinden cihaza bağlanır. RF sürücü sinyalleri olan topraklama DC bloğu bileşeni aracılığıyla kriyostat birinden izole edilmiş bir rasgele dalga biçimi üreteci tarafından üretilir (bakınız Şekil 5). PCB 16 saf DC hatları ve düşük sıcaklıkta DC ve AC gerilimleri birleştirmek için kullanılan 4 önyargı tee satırları içerir. Şekil 3B'de gösterildiği gibi, RC ayrı ayrı bileşenler Te bağlantı (R = 100 kH, C = 10 NF) gerçekleştirmek için kullanılır ve 50 yüksek frekanslı sinyallerin yayılması için kullanılan entegre düzlemli dalga kılavuzlarının Ω-eşleşti. e_content "> cihazı mK sıcaklıkta olduğunda, kapı voltajı QD tek elektron doluluk elde edilir, böylece. Özellikle, tünel engeller kapılar BL ve br altında meydana gelir; ayarlanır, ve bir elektron birikimi tabakası kapıları altında uyarılır birikim kapıları ile polarize ise PL, SL ve DL. Bu amaçla, bariyer kapı gerilimleri, kendi turn-on değerlerin altında ayarlanır daha-daha-turn-on gerilimle. Bir QD kapısı PL altında oluşturulan bu şekilde ve düzlemsel uzantısı Sonraki, rf sinyalleri periyodik tünel bariyer (ler) şeffaflığını modüle açılır. olan gerilimler elektrostatik tutulmasını ikna etmek için onların turn-on değerlerin altında tutulur kapıları C1 ve C2 üzerinden kontrol ve elektrokimyasal olduğu nokta potansiyel. Tek Elektron pompalama ya da bir ya da iki tahrik sinüzoidal voltaj ile elde edilir. Bir sinyal sürücü durumunda, tahrik sinyali sol-taraf tünel bariyer potansiyelini modüle kapısı BL uygulanır bir -yanQD. İki sinyal sürücü durumunda, AC uyarılmaları aynı frekansta fakat farklı aşamaları ve genlikleri sol bariyer ve QD hem potansiyellerini modüle kapıları BL ve PL uygulanır. Özgürlük Bu ek derece bir elektron transferi 13 yönünü kontrol etmek için izin verir. Tekrarlanan bir süreç genellikle nağme ana deneysel parametreler (yani rf sürücü sinyal genlikleri / fazlar ve DC kapı gerilimleri) ve optimal akım nicemlemeyi elde etmek için gereklidir. İki pompalama protokolleri ne ücret transferleri gerçekleştirmek için bir drenaj kaynak önyargı gerektiğini unutmayın. Bu nedenle, kaynak ve boşaltma elektrotları pompa çalışması sırasında temel alır. Şekil 6 göstermektedir giriş engeli (BL) ve piston (PL) Kapıya iki sinyal sinüsoidal sürücü uygulanmasıyla elde edilen ef tamsayı katları karakteristik akım platolar. Bu veriler, t, nispeten düşük bir tahrik frekansında (10 MHz) ile alınır Parametrelerin uning hızlı bir şekilde gerçekleştirilebilir. Uygulamada, tipik haliyle, bir çok ince bir parametre optimizasyonu 13 gerektiren MHz birkaç yüz de pompayı çalıştırmak için arzu edilen bir durumdur. Mikrofabrikasyon ana adımların Şekil 1. Mikro ve. (A) şematik gösterimi. Karikatürler ölçekli çizilmiş değildir. Omik kontaklar için katkılı bölgenin (B) Gerçekleşme. (C) kapı oksit gerçekleştirilmesi. Omik kontak (D) Metalizasyon. Mikroimalat işleminden sonra bir çip üzerinde bağımsız bir alan (E) Mikroskobik resim tamamlanır. Alan büyüklüğü 1.2 x 1.2 mm 2 'dir. Bu rakamın büyük halini görmek için lütfen buraya tıklayınız. hep ">:" keep-together.within-page = fo "çadır Bireysel kapı katmanları için Şekil 2. nanofabrikasyon. (A) Fabrikasyon işlem. Karikatürler ölçekli çizilmiş değildir. (B) şarj pompalama deneyleri için kullanılan 3 katmanlı kapı nanoyapı. Sol: ölçümler için kullanılan benzer bir cihazın SEM görüntüsü. Sağ:. X-cut ve Y-kesim boyunca cihazın şematik kesit görünümleri bu rakamın daha büyük bir versiyonunu görmek için lütfen buraya tıklayınız. Şekil örnek 3. Elektrik bağlantıları. Baskılı devre kartı (A) Düzen. (B) (solda) bir önyargı-tişört ile PCB bir bölgenin Büyütme bird eşdeğer devre (sağda). PCB elektrik bağlantısı için çip tutucu ve tahvil teller üzerinde yapıştırılmış 6 ayrı alanlarla (C) bir çip. (D) nano fabrikasyon sonra tek bir alanın mikroskopik görüntüsü. Kapı oksit bölgenin merkezinde kapı düzeni (E) SEM görüntüsü. Bu rakamın büyük halini görmek için lütfen buraya tıklayınız. Şekil 4. Ön testler. (A) Kaynak tüketen ac akım, farklı kapı gerilimlerinin bir fonksiyonu olarak (kök kare ortalama). İzler 113.17 Hz 50 mV RMS uyarma ile bir kilit-amplifikatör ile ölçülür. Bireysel geçit gerilimi için kalan kapı gerilimler V C1 = <hariç, 2.0 V sabitlenir izleriem> V C2 = piston geçit gerilimi ve kaynak tüketen önyargı gerilim. V SL bir fonksiyonu = 1,5 V, V DL = 1.15 V, V BL = 0.78 V gibi kaynak tüketen akımının 0.0 V. (B) Renk harita, V BR = 0.85 V, V C1 = V C2 = 0.0 V , bu rakamın büyük halini görmek için lütfen buraya tıklayınız. Ölçüm Şekil 5. şematik set-up. Yirmi DC hatları (yeşil) ve üç eksenli rf hatları (siyah) PCB RT elektronik bağlayın. Kaynak kontak (kırmızı) topraklanmış durumdayken pompası (mor) boşaltım bir transempedans amplifikatör ve optoizolatör üzerinden bir dijital multimetre bağlanır. Ayrı toprak bağlantıları (iFarklı semboller ile ndicated) elektronik enstrümantasyon ve kriyostat elektrik hatları için kullanılır. Bu rakamın büyük halini görmek için lütfen buraya tıklayınız. Şekil 6. Akım niceleme. Kapılar BL ve PL uygulanan f = 10 MHz'de iki sinyal sinüsoidal sürücü için V PL bir fonksiyonu olarak akım Pompaj. Faz farkı = 49 °, V RF PL = V RF BL = 0.31 V ss. ef katlarında pompalama yaylara ideal konumu kırmızı yatay çizgiler olarak gösterilmiştir. Bu rakamın büyük halini görmek için lütfen buraya tıklayınız.

Discussion

Bu yazıda bildirilen protokol işlevsel bütünlüğünü sınamak ve tek elektron pompaları olarak çalıştırmak için silikon MOS QDS yanı sıra deneysel prosedürleri imal teknikleri anlatılmaktadır. Dikkate değer olarak, kapak tasarımı uyarlayarak, aynı üretim süreci ^12,13 pompalama kuantum biti okuma ve kontrol ¹⁷ için uygun cihazlar, daha iyi bir yük üretmek için de kullanılabilir. Biz bu makalede alıntı proses parametrelerinin birçok kullanılan fabrikasyon araçları bağlı olarak değişebilir unutmayın (kalibrasyon, marka veya model) yanı sıra, silikon substrat (kalınlık ve arka plan doping yoğunluğu) türüne. Böyle litografi poz doz veya geliştirme süresi, aşındırma ya da oksidasyon süresi gibi miktarları, dikkatle kalibre ve güvenilir bir verim sağlamak için test edilmelidir. Ayrıca, farklı süreçler için aynı fabrikasyon araçları kullanımından kaynaklanan çapraz bulaşmayı önlemek için çok önemlidir. Cr Bu amaçla, bir takımitical adımlar metal buharlaştırıcılar, oksijen fırınları ve HF banyoları olarak sadece silikon işleme adanmış ekipman ile yürütülmektedir.

Daha genel olarak, silikon şarj pompaları ^18-20 gerçekleştirmek için seçim malzemesi olarak giderek artan bir ilgi çekiyor. Bu bir endüstri uyumlu silikon süreci kullanarak yeni bir kuantum tabanlı elektrik akımı standardın uygulanması çekici bir bakış açısı nedeni kısmen. Bu ölçeklenebilirlik, paralelleştirme ve sürüş yükü için köklü ve güvenilir entegrasyon teknikleri yararlanacak. Önemli bir şekilde, kapak malzemesi olarak, geleneksel metal içermeyen tam tamamlayıcı MOS (CMOS) teknolojisi, tek elektron cihazları ²¹ büyük ölçüde azaltılmış arka yük dalgalanmaları göstermiştir. Bu tür dalgalanmalar metroloji doğrulukları ulaşmada zararlı olabilir.

Burada tartışılan protokol metal kapıları ile MOS nano cihazların gerçekleştirilmesi ile sınırlıdır. Bu nedenle, achie içinTam endüstriyel uyumluluk ettik ve şarj dalgalanmaları azaltmak, bu kapı biriktirme teknikleri değiştirebilir ve kapı malzemesi olarak yüksek katkılı polikristal silikon kullanmak için gerekli olacaktır.

Sonuç olarak, burada tartışılan MOS QD pompaları son zamanlarda doğru şimdiki nesil ¹³ açısından çok iyi bir performans ile silikon teknolojik avantaj birleştirdik. Bu bir kompakt ve çok yönlü sisteme giden birden kapı katmanları yığını için izin tasarım ve üretim sürecinin yüksek esneklik kaynaklanmaktadır. Arka plan şarj dalgalanmalarını azaltmak için potansiyeli ile birlikte noktanın elektrostatik hapsi çıkan ince ayarlanabilirliği diğer yarı iletken gözlenen başlıca zorluklar ^22,23 pompaları aşmak için hazırlıyor.

Materials

Silicon wafers	TOPSIL		4 inch
Electron-beam lithography machine	Raith gmbh		Raith 150two
E-beam resist	MicroChem gmbh		PMMA
Photoresist	MicroChem gmbh		nLOF2020
Mask aligner	Quintel		Q6000
Photoresist developer	MicroChem gmbh		AZ826MIF